Niederspannungs-vorspannungsschaltung zur erzeugung von stromversorgungsunabhängigen biaspotentialen und vorspannungsströmen

Low voltage bias circuit for generating supply-independent bias voltages and currents

Circuit de polarisation basse tension pour generer des tensions et des courants de polarisation independants de l'alimentation

Abstract

CMOS bias circuit capable of operating at supply voltages equal to the sum of a threshold voltage Vt and a saturation voltage. A current proportional to the current of PMOS transistor P1 is forced to flow through a PMOS transistor P4 by means of a negative feedback loop (P2, N3, P5, P4). PMOS transistor P4 forms a current mirror with PMOS transistor P5, so the current of NMOS transistor N3 is proportional to that of PMOS transistor P1. Transistor N3 has a large W/L in order that its gate-source voltage is slightly higher than the threshold voltage Vt. The bias voltage VB is therefore the gate-source voltage of transistor P2 needed for a current of Vt/R, R being the resistance of resistor RS. A change in the supply voltage VDD will change the current through transistor P1 and thus also through transistor N3 and through resistor RS. The change in current through the resistor RS is provided by an increase in the current of transistor P2 owing to the channel-shortening effect in transistor P2. The net result is a bias voltage VB which remains constant with changing supply voltage VDD. A PMOS transistor P3 may be added to provide a slight amount of positive feedback for very low supply voltages to increase the current of transistor N3 and to maintain a constant bias voltage VB.
Circuit de polarisation CMOS capable de fonctionner à des tensions d'alimentation égales à la somme d'une tension seuil Vt et d'une tension de saturation. Un courant proportionnel au courant d'un transistor PMOS P1 est forcé à traverser un transistor PMOS P4 par une boucle de rétroaction négative (P2, N3, P5, P4). Le transistor PMOS P4 forme un miroir de courant avec un transistor PMOS P5, de façon que le courant d'un transistor NMOS N3 soit proportionnel à celui du transistor PMOS P1. Le transistor N3 a un rapport largeur/longueur (W/L) élevé, de façon que sa tension grille source soit légèrement supérieure à la tension seuil Vt. La tension de polarisation VB est donc la tension grille-source du transistor P2 nécessaire pour que le courant soit égal à Vt/R, R étant la résistance de la résistance RS. Une modification de la tension d'alimentation VDD modifiera le courant traversant le transistor P1 et donc celui traversant le transistor N3 et la résistance RS. La modification du courant traversant la résistance RS est due à une augmentation du courant du transistor P2 liée à l'effet de raccourcissement de canal dans ledit transistor P2. Le résultat net est une tension de polarisation VB qui reste constante malgré la modification de la tension d'alimentation VDD. On peut ajouter un transistor PMOS P3 afin d'apporter une petite rétroaction positive pour des tensions d'alimentation très basses, ce qui permet d'augmenter le courant du transistor N3 et de maintenir constante une tension de polarisation VB.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (1)

    Title
    See references of WO 9744721A1

Cited By (0)

    Publication numberPublication dateAssigneeTitle